视频编解码器子系统
随着burst长度的增加DDR进入了超高速的时代，突发传输周期的增加带动DDR内存的发展进入超高速时代，但处理小尺寸矩形图像数据的视频编解码器处理的相关DDR访问与此 发展不相匹配，由此产生的DDR内存带宽的使用效率低下已日趋成为课题。本子系统采用了我公司独创的技术，使高效率、节省带宽的视频编解码器处理成为可能。
概要
本公司没有受到DDR进化的影响，开发了可以提高编解码器内存访问效率的独创总线协议方法。
通过使用该方法，将本公司的编解码器引擎和内存控制器紧密结合在一起，基于编解码器引擎访问的图像数据的二维信息，可让内存控制器方面实现考虑物理存储影像图的高效的DRAM访问，大幅降低所需的内存带宽。
特长
各种 HEVC编解码器的处理，可通过如下所示的节省总线宽度（bit 数）实现
[例) 使用LPDDR4 2400Mbps时]
