H.265 4K/60p 小型・低消費電力コーデック SC2M50
“SC2M50” は、HEVC/H.265方式の映像データのエンコード、デコード機能を提供する、ホストCPUからPCIeで制御可能なスレーブ・タイプのLSIです。
ブロックダイヤグラム
特長
- 4K/60p HEVC/H.265のリアルタイムエンコード/デコード
- HDR(High Dynamic Range)映像対応のHEVCエンコードアルゴリズム
- 3.5W(4K/60pエンコード時)の低消費電力により、バッテリー駆動の機器に搭載可能
アプリケーション
- IPビデオ配信機器
- 映像無線伝送機器
- 医療機器
- サイネージ
主な仕様
| Video | encoding | HEVC Main, Main10, Format Range Extensions (4:2:2 / 4:2:0, 8/10bit, up to 4K 60p) |
|---|---|---|
| decoding | HEVC Main, Main10, Format Range Extensions (4:2:2 / 4:2:0, 8/10bit, up to 4K 60p) |
|
| Audio | encoding | MPEG1 Audio Layer2 MPEG2 AAC-LC SMPTE302M (LPCM) |
| decoding | MPEG1 Audio Layer2 MPEG2 AAC-LC SMPTE302M (LPCM) |
|
| Stream input / output | TS input x 1 TS output x 1 |
|
| Video input / output | 20bit Parallel I/F input x 4, output x 4 YUV 4:2:2 10bit up to 4K 60p SMPTE-435(Square Division), SMPTE ST2036-3 (2-Sample Interleave Division), SMPTE 424M (3G-SDI), SMPTE 274M, SMPTE 292M (HD-SDI), SMPTE 259M-C (SD-SDI) |
|
| Audio input / output | I2S x 2 | |
| Peripheral interface | PCI express Gen 2.0 (4 lanes, Max payload size 512 byte) USB 2.0 Device x 1 UART x 4 I2C x 3 SPI x 2 GPIO x 64 |
|
| Memory interface | Serial flash interface HSSPI x 1 LPDDR4 2400Mbps 16bits x 6 (maximum) |
|
| Image processing | Video overlay (option) | |
| Technology | 28nm Process / 1,361 pin FCBGA 25ｍｍ x 25mm | |
| Power Consumption | 3.5W (Typical) | |
製品カタログ
本製品のお問い合わせについて
詳細情報のお問い合わせは、「お問い合わせフォーム」よりお願いします。
