低功耗设计方案

近年来,降低LSI功耗的需求越来越高。本公司的SoC设计,为了满足客户对低功耗的需求,采取了各种措施。

为了实现低功耗LSI,不能仅靠个别技术,而是需要综合各种技术才会有效。在本公司的设计环境“参考设计流程”中,支持各种低功耗技术,LSI运作时和待机时均可以降低功耗。特别是针对以控制电源方式实现低功耗化的手法进行了体系化的开发。另外本公司通过全面采用UPF/CPF,减少对客户资产的设计变更,使低功耗设计变得更加容易。

[低功耗设计方案]

[低功耗设计方案]

多电压设计

通过在LSI内供给不同电压的技术,对高速运行的电路模块提供高电压,对低速运行的电路模块提供低电压,降低运行时的功耗量。通过采用UPF/CPF,使不同电压的电路模块可以进行一次性物理设计和验证,通过这种方式可以最大程度减少由于低功耗设计引起的开发周期的增加。

[多电压设计]

[多电压设计]

时钟门控

时钟门控通过停止向不需要运行的电路块提供时钟信号,可降低LSI运行时的功耗总量。

电源管理

本公司提供统一电源门控、SRAM休眠和关机模式的电源管理技术。彻底排除损耗,有利于降低功耗。本公司电源管理技术,采用独创的电源开关控制方式,抑制了供电开关切换时产生的电源噪声,避免LSI的误运行。而且通过采用UPF/CPF,包括电源切断电路模块,可以一并进行物理设计和验证,尽量抑制开发周期的增加。

适应性电源控制(DVFS*1, AVS*2/Advanced-AVS)

支持根据需求处理量改变电压和频率的DVFS。该技术还根据因制造变化引起的电压变化自适应地确定运行电压,通过在保证LSI运行的最低电压下运行,可降低运行时和待机时的功耗。

*1:DVFS(动态电压频率调整)

*2:AVS(自适应电压调整)

标准单元

采用最先进的技术,不仅是标准单元的面积,布线性也对LSI低功耗化做出贡献。我们提供本公司独创设计的凌驾于其他公司产品的标准单元。还扩充了对时钟系统的低功耗化有效的单元的阵容。

低功耗SRAM

搭载了大容量SRAM的LSI可能会出现SRAM宏的功耗问题。在这种情况下,通过使用多模式SRAM可降低功耗量。在多模式SRAM,除了通常运行模式外,还有待机模式、休眠模式和关机模式。

在待机模式,通过停止SRAM宏内部的时钟运行,可使SRAM宏的运行功耗为0。在休眠模式,通过将SRAM宏的周边电路置于非激活状态,可降低漏电。在关机模式可通过SRAM独立切断电源。另外使用SRAM结构优化也有助于实现低功耗。从逻辑设计阶段开始支持客户选择最佳的SRAM。

运行方式 功能 效果
通常运行 通常的RAM运行
待机 停止SRAM运行 运行功耗为0
休眠 数据保存 漏电减少到三分之一*
关机 SRAM独立切断电源 漏电减少到六分之一*

*:取决于SRAM配置

全面采用UPF/CPF的低功耗设计环境

本公司通过UPF*1及CPF*2对电源规格进行一贯管理,支持电源门控设计和多电源和多电压设计,针对综合IP的增加使电源设计变得更加复杂,我们进行RTL仿真、多电源验证及物理设计,提供整体解决方案。

*1:UPF(统一电源格式)是用来描述作为IEEE Std. 1801标准化的低功耗设计指南的标准规格。(http://www.ieee.org/)
*2:CPF(通用电源格式)是用来描述已在Si2标准化的低功耗设计指南的标准规格。(http://www.si2.org/?page=811)

[全面采用UPF/CPF的低功耗设计环境]

[全面采用UPF/CPF的低功耗设计环境]